Table of Contents
☚ Schaltungen ★
| hinten >>>>>>>>> vorne | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| 1. | 2. | 3. | 4. | 5. | 6. | 7. | |||
| Schaltungen: | | | | | Front | Selektor | Q+D | Signaltransfer über alles |
|
| SubDback-V2 | BackExtend-V2 | MDR-IO-V2 | DisplayContr-V2 | X | X | X | |||
| Layouts: | | | | | Front | Selected | Q+D | ||
| SubDback-V2 | BackExtend-V2 | MDR-IO-V2 | DisplayContr-V2 | X | X | MDR-IO-V2 | |||
### Bestellt und in Herstellung (Leiterkarte) ### Ersetzt!
MDR-IO-V2
Hinweise Schaltplan
| Pos. | Kurz | Beschreibung | Fehlerbehandlung |
|---|---|---|---|
| 1. | Monitorverstärkung zu gross | Verstärkung 10 ist zu groß, da sie nicht auf die einfache Halbsignalamplitude 1V, sondern das Δ= 2V, die Differenzspannung bezieht. Mit offenen Feedbackwiderstand ( R = ∞ ) resultiert der Faktor 5: somit die differentielle 10 V maximal! | Position von 40,2 kΩ Verstärkungswiderstand nicht bestücken! |
| 2. | K1-4 Trafo präsent nicht zum Display | Im Schaltplan gehen die Signale K1, K2, K4 an J3A Pins 15,16 und 18 nur fast an die VG-Leiste nach oben: das Display kann die Signale nicht darstellen. Zum IO der DAQ gehen sie aber! |  |
| 3. |
Seite 1 - Pegelwandler-IO
Mit hinterer VG-Leiste und seitlicher VG-Leiste zur Frontplatte. Die erste Seite enthält zweistufig Pegelumsetzer von LVTTL (IO) → TTL (Anzeige) → CMOS (15V) für die Trafos.
Pegelerörterung
Diagr.1 | Diagr.2 | Diagr.3 |
Die von den DAC-IOs gestellten Steuerpegel sind LVTTL 3,3V — die Trafos benötigen CMOS 12-15V! Die Pegelwandlung mit dem vorgesehenen Baustein erfolgt einstufig.
Schaltpläne
pdf Klemmpulskette: (1) KP von Selektor - (2) KP inv. (3) Entklemm? (4) Int/Ext. (TTL) (5) CMOS → Trafo
Die vier Steuerbits für vier Trafos kommen an der gleichen Stelle auf DER EINEN MDR-Buchse pro Karte an, haben aber acht verschiedene Zieltrafos: Alle 32 Steuerbits und 8 Klemmpulse mit CMOS-Pegel werden an der linken MDR_IO-Karte1) nach hinten abgegeben und laufen dort somit auch zusammen. Sie werden aber auf beiden MDR-IO-Karten, links und rechts2) generiert. Diese Steuerbits werden im Platinenstapel des HF-Modules von der “Displaycontrol”-Karte zur Darstellung ausgewertet und müssen daher alle auch auf den seitlichen VG-Leisten komplett vorhanden sein. Der Querschluss von Signalen von den zwei verschiedenen Quellen auf die gleich layouteten Platine, aber zweifach eingesetzt, wird dadurch vermieden, dass die Treiber entweder nur für die ersten vier Kanäle oder nur für die zweiten vier Kanäle bestückt werden! Die acht Treiber für die acht Trafos müssen in jedem Fall vorhanden sein.
An die DAC-IO-Karten gehen umgekehrt die “Trafo-da”-Signale über Zweiwegejumper für die ersten vier Trafokanäle auf die Treiber 1-4 geschaltet und auf dem oberen Board zu den Kanälen 5-8!
Die Pfostenwanne “J14” dient der Kommunikation des MAPS-Adapters mit dem DAQ-IO im µTCA-Crate und wird nur auf der rechten (oberen) Platine bestückt: Sie kommuniziert am Adapter lokal angewählte Wunschmessbereiche und den Index des dazu angewählten Trafo an das IO. Das Signalvolumen der Seiten VG gibt das nicht mehr her. Die Signale werden demzufolge nur auf der rechten IO ausgewertet.
Spannungsüberwachung
Die Spannungsüberwachung der Teilspannungen erfolgt wie in den Vorgaben angefordert modulweise, da diese auch modulweise abgesichert sind. Gibt es einen Kurzschluss wie +15 V gegen GND im Trafokabel, werden die anderen Module nicht betroffen sein!
Kontrolllogik
| Versgsp. | Direckt | Indirekt. | Erläuterung | Detail | |
|---|---|---|---|---|---|
| +15 V | ✔ “+15 V” | - | |||
| + 5 V | nein | “ . ± 5 V ” | 5V Überwachung | ||
| + 3,3 V | ✔ “+ 3,3 V” | > > +5 V | keine 3,3 V ohne 5 V ! | ||
| - 5 V | nein | “ . ± 5 V ” | |||
| -15 V | nein | “-15 V” |
Seite 2 Klemmoptionen
| Standard- einstellumg extern | Entklemmt Mode7 DAQ kontr. | Es kann ab der Selektorkarte prinzipiell für jeden der acht Trafos ein eigener Klemmpuls gewählt werden. Mit dem Zweiwege Jumper kann nun so für alle gemeinsam das positive Signals ab Controls eine gleichartige Weitergabe oder aber eine Inversion der Klemmpulse erzielt werden: Die Kopfelektroniken benötigen inverse Pulse. Weiter gibt es eine Option (Mode 7), mittels des Drehwahlschalters der Software den Wunsch mitzuteilen, einen oder mehrere Trafos von der Beschleunigervorgabe ab zu koppeln und die Kopfverstärker zu entklemmen: auf diese Weise ist eine Erfassung der Trafopulse am Monitorausgang mit dem Osszy dann möglich! Eine weitere Variante dabei wäre der Zugriff auf eine Klemmung aus den letzten 4 ms der UNILAC Intervalle zu nutzen. Die Standard Position des Jumpers ist aber zunächst die komplette Freigabe der Klemmung. | |||
| letzte 4ms (DAQ kontr.) | letzte 4ms manuell | ||||
Page2 |
|
| Eingangsklemmpuls (1) sowie Zwischensignale (2) + (3) für die Wandlung treten auf beiden Varianten oben und oben auf. Modebits Mode[1..3] und Takt bzw. /Takt werden über J16 zwischen beiden Varianten geteilt. Das Ausgagssignal (4) muss aber an die Pegelwandler geführt werden. Diese sind für K1-4 unten und für K5-8 oben. Daher muss die Zwischenlogik auch entsprechend plaziert werden! |
Die drei Bits des MODE-Buses MODE[0..2] werden mit dem Drehwahlschalter angewählt und der MODE#7 durch Drücken aktiviert. Das DAQ-IO registriert diese Anfrage und kann dann, wenn es passt, das “KL-no” Bit auf Low ziehen: das Operating wird das in der Steuer-Software freigeben, da der Wunsch, einen potentiell fehlerhaften Trafo zu prüfen ja auch dort seinen Ursprung hat.
Timing letzte 4ms UNILAC
Die zwanzig 1 ms-Takte im 50 Hz/ 20ms-Takt werden gezählt, von jeder Periode neu getriggert synchronisiert zur grundlegenden Stromphase. Die letzten 4ms beinhalten immer potentiell Strahl und bieten so ein Beschleunigerunabhängiges, UNILAC synchrones Timing. Die Klemmung ist low active (Beige)!
![Takt[4]](/dokuwiki/lib/exe/fetch.php?media=projects:maps21:s:mdr2:timing_takt_4_.png "Takt[4]") |
Seite 3 - Rahmenpuls & Klemmpuls (Rechte Karte)
 ######################################## | Rahmenpuls und Klemmpuls sind digitale Signale mit 50 Ω getriebenen Fernsignalen mit TTL-Pegeln aus der Choppersteuerung (Zur Zeit)! Der beidseitige niederohmige Abschluss optimiert einerseits die Transmission einer steilen Flanke durch die Koax-Kabel auf langer Strecke, da man sich so an die Wellenimpedanz des Kabel adaptiert. Andererseits werden so auch von aussen induzierte Quellspannungen, dann mit minimaler Leistung eingebracht (Kabel als Antenne), so stark belastet, dass sie gegenüber dem getriebenen Signal nicht mehr ins Gewicht fallen. Rahmen- und Klemmpuls haben also bei stehender Verbindung 5V (TTL) High-Pegel: Der µTCA-ADC will aber nur +/-1 V-Pegel akzeptieren. Daher müssen diese Signale zur Aufzeichnung weiter herunter geteilt werden! Dies ist in der V1-Version der MDR-IO noch nicht umgesetzt — hier in Version V2 aber schon! Die Variante der Treibernutzung entspricht hier “figure 7” des Datenblattes! |
|
Seite 3 - Signal (Links) - Timing (Rechts)
Auf dieser Seite werden die Orginaltrafosignale 680 Ω abgeschlossen und mittels Treibern 100 Ω-differentiell zu den ADCs über zwei RJ45 Buchsen gestellt. Die abgebufferte Halbsignale heißen “AB+/AB-”, zur Ausgabe an die DAQ an Netzwerkbuchsen dann “NW+/NW-” hinter den 50Ω-Widerständen. Erstere werden auch quer abgegriffen zum Erzeugen von single ended Monitorsignalen. Diese sind bisher zur Abgabe von +/-1V vorgesehen, könnten aber nach oben skaliert werden (+/-10V) wenn hochohmig abeschlossen (Simulation Funktion eines Differentellen Buffers):
Die beiden MDR-IO-Karten eines Modules werden alternativ bestückt je nach Einsatzort: Linke Karte Trafosignaltreiber (grün) — Rechte Karte Rahmen- (blau) und Klemmpulse (gelb). Da die Pulssignale auf dem rechten Board ebenfalls über die gleichen Netzwerkbuchsen den ADCs zugeführt werden, besitzen Ihre Abgänge die gleichen Signalnamen “Ab+” / “Ab-” und “NW+” / “NW-”. Einen Signalkonflikt an diesem T-Punkt gibt es nicht, da hier die Treiber für die analogen Signale unbestückt bleiben. Im gepunkteten Rahmen befinden sich die deswegen die nicht benutzet Signalnamen.
| s.a.: Netzwerkkodierung s.a.:  | Die Aderpaare sind NICHT sequentiell auf die Netzwerbuchsenpins aufgelegt. Dies ist bedingt durch die Anordnung der Adern im Kabel mit ihren paarweisen Schirmen! |
Seite 4 - Treiber Monitorausgang
Der Monitorausgang soll ein max. 10V-Signal auf einer 1pol. LEMO-Buchse single-ended, also auf Ground bezogen, zur Ausgabe bringen. Wenn alles stimmt sollte das positiv sein. Allerdings ist es möglich, dass das Trafosignal durch falsch Verlötung im Kopfverstärker oder umgekehrten Einbau des Trafos im Strahlengang negativ ist. Genau solche Fehlerfälle müssen mit dem Monitorausgang untersucht werden können! Die Ausgabe der Monitorsignale geschieht einerseits über das DisplayContrl-Board an frontseitigen LEMO-Buchsen und andererseits intern an eine 16pol. Pfostenwanne: So kann ggf. auf Nutzerwunsch dieses Signal an einem seperaten 3HE-Einschub für “Osszikunden” vervielfältigt werden. Der Frontseitige Monitorausgang bleibt dem Servicepersonal von BEA vorbehalten!
pdf \\################################################################################################################## |
Erweiterte IO-Belegung
Richtungrn bezogen auf den Adaper (nicht IO-Karte):
Belegung M21-MDR-IO-Links | Belegung M21-MDR-IO-Rechts |
Die orange und gelb gerahmten Signale werden auf der MDR-IO-Karte rechts für die Kanäle 5-8 vom Displayboard übernommen.
★ Pegelwandler S1 ★ Rahmenpuls ★ Signalbuffer ★ Monitorbuffer ★ IO-Belegung ★
☚ Schaltungen ★