( Hier zur anderen, Linken Variante Links... ☛)
Dies ist die zweite Bestückungsvariante des gleichen Layouts: Sie sitzt auf der linken, unteren Variante auf über Jx mit 17 mm langen Pins der geraden VG-Leiste!

Die Bestückung unserer Kleinserien geschieht in Handarbeit: daher ist die richtige Reihenfolge bei der Bestückung wichtig. Die angedachte Reihenfolge beginnt zentral mit den SMD-Elementen:

Bestückungsreihenfolge:

1. Zwei Widerstände Spannungsteiler Klemmpuls TTL@50Ω → LVTL zur Abgabe DAQ und CPLD der Anzeige auf vder Oberseite der Rechten Karte!
2. Jumper J16, J17, J18, J19: J18 ist hier die VG-Federleiste mit langen Pins (17 mm)! J16 ist hier eine doppelstöckige Pfostenwanne mit längeren Pins zur Übergabe nach unten!

Hier sind die Pegelwandler für IO nicht zu bestücken, da diese nur auf der Rechten, oberen Karte gesetzt sind! Damit werden auch die vielen Nullohmwiderstände zur Übergabe and die undere MDR-Buchse hier nicht bestückt! Bestückt werden aber die “Schweinchenrosa” unterlegten Widerstände: sie dienen der Pegeluntersetzung auf LVDL-Pegel. Die dunklere rosafarbene Elemnte sind nur Reserve und werden nicht bestückt (Kanäle 5-8). Die Baugruppe um J44 ist der -5V-Regler und wird bestückt!

Aufsicht Kartenunterseite: Im Vergleich zu oben um vertikale Achse gedreht, also links / rechts vertauscht!

Bestückungsreihenfolge:

1. Pegelwandler IO U5-8
2. Buffer für Klemmpuls bzw. Rahmenpuls zur Übergabe an DAQ!
3. Nullohm Widerstände zur Übergabe an DAQ
4. Spannungsteiler für Klemmpuls von TTL@50 Ω an LVTL (Kanäle K5-8 nur in Reserve¹⁾

1. MDR-Stecker oben
2. Netzwerkstecker
3. gerader VG, binnen, 4,5mm Pins!
4. gewinkelter VG