Wiki
Wiki
This is an old revision of the document!
Labortest Harald: Erste Tests im DAQ-Labor mit Kommentierungen CM
Komplette Kette Signalaufnahme In diesem Dokument wird versucht die komplette Signalkette im AC-Trafosystem aufzuzeichnen, um darin auch mögliche Offsetfehlerquellen auf zu zeigen!
#### Ξ aktuelle Messung
Labormessungen | Datum | Beschreibung |
---|---|---|
DAQ1 ☛ | 3.2023 | Messung mit Quick & Dirty Karte |
DAQ2 ☛ | 5.9.2023 | Messungen im DAQ-Labor Harald |
DAQ3 ☛ | 12.4.2024 | Messungen im DAQ-Labor Harald |
L1 ☛ Signalbufferung | 23/24.10.2023 | Synthetic differential analog “Trafosignals” from generator given to MAPS21 input buffers… |
L2 ☛ 1ms-Takt Messung | 24.10.2023 | Generated timing von BackExtend-V2 gives only 12,5 instead of 20 x “1ms-Takt”! |
L3 ☛ | 3.11.2023 | Messungen mit beiden VCCs |
L4 ☛ | 20.3.2024 | Messungen Trafosignal m. MDR-IO-V2 fehlerbereinigt |
L5 ☛ | 21.3.2024 | Messungen Klemm- u. Rahmenpuls MDR-IO-V2 fehlerbereinigt |
L6 ☛ | 3.4.2024 | 1ms-Timing Modul-1 |
L7 ☛ | 30.4.2024 | 1ms-Timing Modul-1 in Protocrate |
Feldmessungen | Datum | Beschreibung |
F1 ☛ | 15.11.23 | Messungen m. MAPS23 im UNILAC mit UR4DT5 |
F2 |