Differences

This shows you the differences between two versions of the page.

--- projects:maps21:s:mdr2:mdr2 [2024/02/05 15:17]
carsten [Erweiterte IO-Belegung]
+++ projects:maps21:s:mdr2:mdr2 [2024/04/16 20:09] (current)
carsten [Hinweise Schaltplan]
@@ Line 48: / Line 48: @@
 Es kann ab der Selektorkarte prinzipiell für jeden der acht Trafos ein eigener Klemmpuls gewählt werden. Mit dem Zweiwege Jumper kann nun so für alle gemeinsam das positive Signals ab Controls eine gleichartige Weitergabe oder aber eine **Inversion der Klemmpulse** erzielt werden: Die Kopfelektroniken benötigen inverse Pulse.\\
-Weiter gibt es eine Option ([[projects:maps21:s:dcont2:dcont2#anzeigemodi|Mode 7]]), mittels des Drehwahlschalters der Software den Wunsch mitzuteilen, einen oder mehrere Trofos von der Beschleunigervorgabe abzu koppeln und die **Kopfverstärker zu entklemmen**: auf diese Weise ist eine Erfassung der Trafopulse am Monitorausgang mit dem Osszy dann möglich!\\ Eine weitere Variante dabei wäre der Zugriff auf eine Klemmung aus den **letzten 4 ms der UNILAC Intervalle** zu nutzten. Die Standard Position des Jumpers ist aber zunächst die komplette Freigabe der Klemmung.
+Weiter gibt es eine Option ([[projects:maps21:s:dcont2:dcont2#anzeigemodi|Mode 7]]), mittels des Drehwahlschalters der Software den Wunsch mitzuteilen, einen oder mehrere Trafos von der Beschleunigervorgabe abzu koppeln und die **Kopfverstärker zu entklemmen**: auf diese Weise ist eine Erfassung der Trafopulse am Monitorausgang mit dem Osszy dann möglich!\\ Eine weitere Variante dabei wäre der Zugriff auf eine Klemmung aus den **letzten 4 ms der UNILAC Intervalle** zu nutzten. Die Standard Position des Jumpers ist aber zunächst die komplette Freigabe der Klemmung.
 | {{ :projects:maps21:s:mdr2:mdr-io-v2-page2.pdf |Page2}}\\ {{:projects:maps21:s:mdr2:mdr-io-v2-page2.png?direct&1201|page 2}}  ||
@@ Line 55: / Line 55: @@
 ==== Timing letzte 4ms UNILAC ====
-Die zwanzig 1 ms-Takte im 50 Hz/ 20ms-Takt werden gezählt von jeder Periode neu getriggert synchronisiert zur grundlegenden Stromphase. Die letzten 4ms beinhalten immer potentiell Strahl und bieten so ein Beschleunigerunabhängiges Timing. Die Klemmung ist low active (Beige)!
+Die zwanzig 1 ms-Takte im 50 Hz/ 20ms-Takt werden gezählt, von jeder Periode neu getriggert synchronisiert zur grundlegenden Stromphase. Die letzten 4ms beinhalten immer potentiell Strahl und bieten so **ein Beschleunigerunabhängiges, UNILAC synchrones Timing**. Die Klemmung ist low active (Beige)!
 | {{:projects:maps21:s:mdr2:timing_takt_4_.png?direct&1000|Takt[4]}} ||
@@ Line 91: / Line 91: @@
 ★ [[projects:maps21:s:mdr2:mdr2#seite_1_-_pegelwandler-io|Seite 1]] ★ [[projects:maps21:s:mdr2:mdr2#seite_2_klemmoptionen|Seite 2]] ★ [[projects:maps21:s:mdr2:mdr2#seite_3_-_signal_links_-_timing_rechts|Seite 3]] ★ [[projects:maps21:s:mdr2:mdr2#seite_4_-_treiber_monitorausgang|Seite 4]] ★
-===== Korrigierte Schaltplanfehler =====
+===== Hinweise Schaltplan =====
 :!:
 ^ Pos. ^ Kurz  ^ Beschreibung   ^ Fehlerbehandlung  ^
-|   1 | Keine "-15V" Überwachung  | Durch Optokoppler detektiert: R54 ist  an 3,3V angeschlossen, LED leuchtet Spannung steht an R54 --- LED aus 0V an R54!  | @#CCFFCC: Korrigiert.   |
+|  1. | Monitorverstärkung zu gross  | Verstärkung 10 ist zu groß, da sie nicht auf die einfache Amplitude 1V, sondern das Δ= 2V, die Differenzspannung wirkt.  | Position von 40,2 kΩ Verstärkungswiderstand nicht bestücken!  |
-|   2 | Keine 3,3V Spannungsüberwachung | {{ :projects:maps21:s:mdr2:signal_3_3v-ueberwachung.pdf |Überwachung 3,3V}} geroutet!  | @#CCFFCC: Korrigiert __in Layout__ V2!  |
+|  2. | K1-4 Trafo präsent nicht zum Display  | Im Schaltplan gehen die Signale nur fast an die VG-Leiste nach oben: das Display kann die Signale nicht darstellen. Zum IO der DAQ gehen sie aber!  |   |
-|  3. | 4,5V statt 3,3V?  | liefert der unbelastet 3,3V Regler eine höhere Leerlaufspannung?  | checken!  |
+|  3. |   |   |   |
-|  4. | An U25 ist Pin 1 nicht wirklich mit Pin 6 mit GND verbunden:   | 1:1 Feedback Out+ (Pin4) zu Din- (Pin1) gemäß Anwendungfall "Figure 7" d. Datnblattes [[projects:maps21:s:mdr2:mdr2#seite_3_-_rahmenpuls_klemmpuls_rechte_karte|s.a. oben!]]  | @#CCFFCC: Korrigiert.    |
-|  5. | Klemmpulse nicht an dritte Schaltplanseite übergeben!((Signalnamen an den Wires des Blattes sind nur lokale Variablen auf diesem Blatt --- die Übergabe auf das nächste erfolgt durch den <color red>">>"</color>-Operator!)): Keine Kps über Buffer (U29-U32) an ADCs zum Aufzeichnen.  | Die Klemmpulse sind zwar über die VG-Leiste als Ganzes der Karte zugeführt, durch die zur Übersichtlichkeit eingeführte Aufteilung auf verschieden Schaltplanseiten wurden hier die Signale nicht übernommen wie bei den Rahmenpulsen: Die Übergabe von Signal "Kp"x hätte mit dem ">>"-Operatoren an ">> KP" x erfolgen sollen!  |  @#CCFFCC: In V2 nachgetragen!  |
-|  6.  | Ausgangs Common Mode Offset  | Analogsignabuffer AD8132 nun bipolar versorgt!\\ Versorgung -5V nun aus -15V generiert!  | @#CCFFCC:  in V2 realisiert!  |
-|  7.  | Kein Feedback --- kein 1:1  | • Externen Feedbackwiderstände zwischen den Eingängen und den Ausgängen eingefügt!\\ • 100 nF Stützkondensatoren der Versorgungsspannung jeweils nahe eingefügt!  | @#CCFFCC: Korrigiert in V2!  |
-|  8.  | Keine 2,5V Offsetvorgabe für die Bufferausgänge  | Ausgangs-Common-Modespannung zu Null gewählt!  | @#CCFFCC: In V2 die Pins 2 and GND gebunden!  |
-|  9.  | Treiber für Single ended ADC ohne Feedback  | Generell wie unter 4. beschrieben:\\ 1:1 Feedback Out+ (Pin4) zu Din- (Pin1) gemäß Anwendungfall "Figure 7" d. Datnblattes [[projects:maps21:s:mdr2:mdr2#seite_3_-_rahmenpuls_klemmpuls_rechte_karte|s.a. oben!]]   | @#CCFFCC: Korrigiert in V2! |
 ===== Erweiterte IO-Belegung =====

GSI - BEA Wiki

User Tools

Site Tools

Differences

Page Tools