This shows you the differences between two versions of the page.
Both sides previous revision Previous revision Next revision | Previous revision | ||
projects:maps21:mess:l6:l6 [2024/04/05 14:41] carsten [L6: 1ms-Takt korrekt?] |
projects:maps21:mess:l6:l6 [2024/04/06 10:28] (current) carsten [Korrigiertes Timing] |
||
---|---|---|---|
Line 2: | Line 2: | ||
====== L6: 1ms-Takt korrekt? ====== | ====== L6: 1ms-Takt korrekt? ====== | ||
+ | |||
+ | ===== erstes Timing ===== | ||
1ms-Timing: [[projects: | 1ms-Timing: [[projects: | ||
Line 13: | Line 15: | ||
| @#FFEEEE: **Trotz 10%-Toleranzangabe weichen die Kapazitäten ab und müssen daher noch entsprechend korrigiert werden. Das geschieht am Besten durch rechnerisches Bestimmung der echten Cs gemäß Formel und Adaption durch Anpassung der Widerstände, | | @#FFEEEE: **Trotz 10%-Toleranzangabe weichen die Kapazitäten ab und müssen daher noch entsprechend korrigiert werden. Das geschieht am Besten durch rechnerisches Bestimmung der echten Cs gemäß Formel und Adaption durch Anpassung der Widerstände, | ||
- | | {{: | + | | {{: |
| {{: | | {{: | ||
Aus den Erstbestückungen ergibt sich rechnerisch, | Aus den Erstbestückungen ergibt sich rechnerisch, | ||
+ | |||
+ | ===== Korrigiertes Timing ===== | ||
T< | T< | ||
Line 23: | Line 27: | ||
| {{: | | {{: | ||
- | **Mit den hier eingestellten RC-Kombinationen erhält man aus der AC-Phase des Steckernetzteiles getriggerte 19,5 µs Zeitintervalle. Darin sind dann dann die Millisekundeintervalle | + | Für den das UNILAC-Timing als negativem Sinus ließt man ab, dass die Triggerung des 20ms-Intervalles bei einer Spannung von +8V geschieht, also etwas zu früh. Der Phasenwinkel dafür ergibt sich aus 8V = - 18 V sin(α) ⇒ α = - 26,4° (< 5min auf 1h). Das lässt sich am Komperator noch tunen! |
- | Man ließt ab, dass der erste 1ms-Takt genau diese Länge hat, aber das Zweite und die Folgenden dann nur noch 666 µs, also 2/3 s Länge haben. Da die Folgetakte also kürzer sind gibt es eben 28 statt 20 Pulse! Der erste Puls beginnt wenn das Low der Vorstufe als RESET der Zweiten durch das High des 20ms-Taktes freigegeben wird: Das NAND-Flipflop wird gesetzt und die Spannung am zeitbestimmenden Kondensator startet dann bei 0 V und steigt bis zu Erreichen von 2/3 der Betriebsspannung (+5V) an, das NAND-Flipflop wird rückgesetzt: | + | |
- | **1.)** | + | **Mit den hier eingestellten RC-Kombinationen erhält man aus der AC-Phase des Steckernetzteiles getriggerte 19,5 µs Zeitintervalle. Darin sind dann dann die Millisekundenintervalle |
- | **2.)** Wird während des Entladens der Triggerlevel unterschritten so wird das Flipflop | + | Man ließt ab, dass der erste 1ms-Takt genau diese Länge hat, aber das Zweite und die Folgenden dann nur noch 666 µs, also 2/3 s Länge haben. Da die Folgetakte also kürzer sind gibt es eben 28 statt 20 Pulse! Der erste Puls beginnt, wenn das Low der Vorstufe als /RESET der Zweiten durch das High des 20ms-Taktes |
+ | **1.)** | ||
+ | **2.)** Wird während des Entladens der Triggerlevel unterschritten so wird das Flipflop | ||
+ | |||
+ | **Wenn also die meisten Pulse mit 666 µs nur 2/3 der Solllänge haben, dann muss folglich das Timingintervall um den Faktor 3/2 = 1,5 verlängert werden durch Wahl einer geeigneten Widerstandkombination!** | ||
---- | ---- | ||
☚ [[projects: | ☚ [[projects: |