

SIS18 BPM-System

19. Mai 2008

Author(s): T. Hoffmann

Contributions:

WK, KL, PK, PF, MSch, UR, RH, RB, DL, MF

Keywords: BPM Projekt, Status

Änderungen

27.08.2007	Erste Version als Diskussionsgrundlage fertig gestellt.
19.09.2007	Überarbeitung nach BPM Meeting vom 18.9.07
19.05.2008	Status-Sitzung 19.5.2007

1 Personen

Peter Forck:	Spezifikation des Leistungsumfangs
Kevin Lang:	Libera FPGA Programmierung, Timing
Wolfgang Kaufmann:	Elektronik, Frontend, Detektor
Piotr Kowina:	Theorie, Detektor
Dmitry Lyakin:	DAQ, Beratung
Tobias Hoffmann:	Koordination, Dokumentation
Udo Rauch:	Algorithmen, Libera
Rainer Haseitl:	DAQ – Programmierung (Tests)
Ralph Bär:	KS-Vertreter
Marcel Freimuth:	Trafo-Anpassung, Elektronik

2 Beschreibung

Für das SIS-18 Upgrade ist ein neues digitales BPM-System vorgesehen. Dieses Projekt ist jedoch auf Grund niedriger Priorität vom Zeitplan des SIS-18 Upgrades entkoppelt. Die Sonden sind bereits installiert, die Datenaufnahme-Elektronik, bestehend aus 12 Libera Hadron Systemen und 2 Clock Splittern der Fa. I-Tech, ist angeschafft. Ziel ist es, verschiedene Orbit-Daten mit einer Bediensoftware auf einer Konsole darzustellen. Der Umfang der Bedienung, die erforderlichen Darstellungen und die Menge der aufzunehmenden Daten muss noch näher spezifiziert werden.

3 Parameter

Umlauffrequenz F0 SIS:	850 kHz – 5 MHz
Bunchfrequenz :	8xFO, max. 50 MHz
Auflösung:	0.1mm
Bandbreite Pick-Up:	100MHz (bis 200MHz) begrenzbar für DAQ auf 50MHz mit Filter
Digitalisierung:	125MS/s, 14Bit, 12 x Libera Hadron
Auswerte-PC:	Linuxserver, ACC-Netz (Control)
Daten-Netzwerk:	ProCurve 10GBit Switch, CX4

4 Personal

Dmitry Lyakin ist bis zum 30.7.2008 im Hause und steht gerne für Fragen zur Verfügung. Die Jürgen Schölles Nachfolge ist derzeit ausgeschrieben. Im Rahmen des Redirecting Programmes, bei welchem Experimentatoren zum Beschleuniger samt Stelle wechseln können, haben wir einen Bewerber (H. Bräuning), der vielleicht aktiv mitmachen kann. Bei Bedarf kann auch andere hausinterne Expertise zu Rate gezogen werden. Hier kommen beispielsweise in Frage: Wolfgang Panchow (FPGA), Nikolaus Kurz (DAQ), ESR-Leute (BPM, Algorithmen) u.v.a

5 Zeitplan

Die Realisierung sollte sich nach dem Fortschritt des SIS 18 Upgrades richten. Ziel ist es bis Ende 2008 eine einfache lauffähige Datenaufnahme im HKR zu gewährleisten. Durch entsprechend niedrige Priorisierung seitens der Bereichs- und Abteilungsleitung und damit verbundener Personalprobleme ist dieser Termin jedoch fraglich.

6 Status der Workpackages

Es gilt ein System anzubieten, mit welchem man im HKR BPM Daten anzeigen kann (z.B. Orbit, Tune). Dieses soll parallel zum bereits bestehenden BPM System betrieben werden können und idealerweise unabhängig von Shutdownzeiten in Betrieb genommen und getestet werden können. Durch die unklare Personallage ist derzeit ein schneller Projektfortschritt schwierig.

6.1 Detektor

Die Shoebox-BPMs sind alle verfügbar und einsatzbereit. Es stehen noch mechanische Anpassarbeiten an Blechen/Schirmen an, die die Ermittlung von neuen Sondendaten nach sich ziehen würde. Wegen fehlendem Teststand ist diese Ermittlung jedoch nicht möglich. Ursprünglich war geplant das Posi-Programm zu verbessern, doch nach Aussage P. Spiller (WK) soll nicht am Posi-Programm gearbeitet werden.

6.2 Analogsignale

Die Analogsignalverarbeitung sieht eine 50 Ohm Anpassung vor. Daraus ergibt sich eine Signalveränderung (besonders bei niedrigen Frequenzen), die den bisherigen Algorithmus zur Buncherkennung aushebelt. Die viel versprechenden Versuche, die Signale mittels digitaler Filter im FPGA zu verbessern laufen (Kevin). Die Vor- und Nachteile der 50 Ohm Impedanzanpassung gegenüber der hochohmigen Anbindung und die daraus resultierenden Folgeschritte werden hier gegenübergestellt:

Vorteile: Reduktion von Reflektionen bei langen Kabelwegen, Erfahrungsgewinn für FAIR Kryo-Anforderungen, Verstärker existieren bereits.

Nachteile: Notwendige Anpassungen bei digitaler Signalverarbeitung (Algorithmus, Filter)

Für den Fall, dass die 50 Ohm Anpassung mit den uns zur Verfügung stehenden Algorithmen nicht funktioniert, ist für eine hochohmige Anpassung als Ausflucht alles Notwendige verfügbar. TH empfiehlt bei den Algorithmustests jeweils beide Anzapfarten zu untersuchen.

Für die Betreuung und Herstellung der 50 Ohm Vorverstärker nebst Testgenerator wird dringend der neue Ingenieur benötigt. Diese müssen noch allesamt hergestellt werden. Die BPM DAQ ist davon jedoch nicht betroffen.

Es besteht Übereinkunft, dass die 50 Ohm Variante weiterverfolgt wird.

6.3 Libera

Die SFP Ports sind benutzbar, lediglich der Test mit einem Server-PC als Datenempfänger steht noch aus. Im nächsten Schritt werden KL und UR einen Datentransport via SFP realisieren. Hierbei kann bei Problemen vielleicht auch Wolfgang Panchow oder Dmitry helfen. Bisher sind zwei Algorithmen in Untersuchung. Dmitry merkt an, dass damit zu rechnen ist, dass noch mehr und andere Filter notwendig sein können. Für die Evaluierung der Algorithmen ist eine gute Verbindung (via SFP) unbedingt notwendig (Zeitgewinn). Bei der Algorithmus- und Filterentwicklung hilft Udo Rauch mit, ohne aber seine Doktorarbeit einzuschränken.

6.4 Timing/Trigger/Synchronisierung

Die Generierung, Ansteuerung und Vervielfältigung der benötigten Trigger- und Armsignale ist in Arbeit. Es fehlt die Spezifikation der Messzeitpunkte. Es wurden 2 Clock-Splitter (I-Tech) gekauft und mit 6m Kabellänge und 125 MHz erfolgreich getestet. Passende Kabel wurden auch angeschafft. Folgende Fragen müssen beantwortet werden (Kevin, Wolfgang):

Ist die Einspeisung der HF gewährleistet (Signal an sich (x12) und Input in Libera?

Ist die Synchronisierung aller Liberas mittels PLL und externer Clock vorgesehen oder gibt es eine andere Art von Synchronisierung im ns Bereich?

Das programmierbare Timing kann eventuell mit einer FESA-Klasse bedient werden (KL,TH,RH)

6.5 Datenaufnahme (DAQ)

Die DAQ wurde bisher wenig bearbeitet. Kevin wird erste Versuche unternehmen. Dies umfasst allgemeine Fragen zu Client/Server-Verbindungen (SFP), GBit-Ethernet-Datenübertragung, Protokolle, Header, ARM-Prozessor, Crosscompiler, am besten in Absprache mit TH.


Es ist vorgesehen dieses System mit FESA zu realisieren.

Es wurde für die DAQ ein potenter Server (2 x Quad Core Xeon, 32GB RAM, 10GB Eth, schnelle Platten) und Switch bestellt.

Folgende Konfiguration wird nun angestrebt:

Datenvorverarbeitung in FPGA, direkt via SFP-1GB Port an 10GB-Switch und dann an Auswerte PC. Control via 100MBit Ethernet.

BPM Scheme SIS 18 Upgrade



Vorteile: hohe Performance

Nachteile: SFP-Port bisher ansprechbar, aber noch keine DAQ-Erfahrung. SFP-Benutzung war bei Libera-Bestellung nicht vorgesehen.

Als 1. Messmode wurde festgelegt:

Je ein Datum pro Bunch an Server-PC ohne FPGA Mittelung. Die Anforderungen an Datenaufnahme und Regelung bei einem Feedbacksystem sind deutlich anders und werden zurückgestellt.

6.6 Kontrollsystem und GUI

Mit der Kontrollsystemgruppe muss bei Zeiten besprochen werden, wie das neue BPM System mit FESA in das KS integriert werden kann. Es wäre ideal, wenn wir einen konkreten Ansprechpartner für das BPM System bei KS hätten, der sich auch für BPMs interessiert und vielleicht gelegentlich bei unseren Meetings teilnimmt.

Neue Operating-Software wird vermutlich in Java realisiert. GSI Experten kommen demnächst vom CERN zurück (Jutta Netzel, Raphael Müller)

Zeitgleich müssen alle Properties (Setzen und Lesen von Eigenschaften) mit wachsendem Umfang der Spezifikation gesammelt werden. Hierzu wird gelegentlich zu Brainstorms eingeladen werden (TH).

6.7 Allgemeines

Dmitry hat einen Bericht angefertigt, wonach jeder Schritt des BPM Projekts ein wenig beleuchtet wurde. Demnach gibt es einen Punkt, der noch nicht angesprochen wurde: die Signal-Normalisierung, um Überspannungen durch den großen dynamischen Bereich des Beschleunigers zu verhindern. Seine Vorschläge für die einzelnen Systemteile, besonders für die Algorithmentwicklung sollten diskutiert werden.

Das BPM System soll in das Beschleunigernetz integriert werden. Dazu gehören die Liberas und der Konzentrador-PC.

7 Spezifikation (PF), Entwurf

7.1 Position monitoring

Acquisition type	Mode	Max.data rate at GUI	Observation / total data	Disposal	Application
Raw data from 1 BPM	Raw data	4x125 MS/s	1 s 1000 MB	Offline	Offline investigations Debugging
Turn-by-turn from 1 BPM	Bunch position	2x10 MB/s + 10MB/s int.	1000turns= 1 ms (???) 30 kB	Online	Tune by Q-kick Error detection →User specification
Turn-by-turn from 1 BPM	Bunch position	3x10 MB/s	1s 30 MB	Offline	Comparison to theory

Bunch-by-bunch from all BPMs	Bunch position Synchronization of all BPMs <30ns	12x2x10 MB/s	1s (???) 240 MB	Offline	Bunch tracking Comparison to theory → User specification
First Turn from all BPMs	Bunch position	12x2	< 1kB		Closed orbit
Slow mode from all BPMs	Average over ~ 1 ms 'Synchronization' of all BPMs < 1 ms	12x3x2 kB/s	1s 72 kB	Online	Closed orbit

7.2 Closed orbit feedback and tune determination

Acquisition type	Mode	Max.data rate	Observation/ total data	Disposal	Application
Closed orbit feedback 10 ms time resol.	1 ms average real-time mode all BPMs	12x3x2 kB/s	1 s 72 kB	Online & Real-time	Closed orbit feedback Acting on magnets >10 ms time resol.
Tune measure. 1 ms time resol.	FFT of bunch position 1 BPM	2x10 MB/s + FFT calc.	1 s 20 MB	Online	Permanent tune measurement 1 ms time resolution
Tune feedback 10ms time resol.	FFT of bunch position 1 BPM	2x10 MB/s + FFT calc.	1 s 20 MB	Online & Real-time	Permanent tune feedback >10ms time resolution

Anmerkung:

- Traditionell liegt das Thema Fast bunch-by-bunch feedback nicht bei der SD
- Longitudinale Bunchmessung wird üblicherweise mit FCTs (300 MHz Bandbreite) oder WCMs durchgeführt.

8 Nächste Schritte (Prio: + - +++)

- Ermittlung der besten Impedanzanpassung in Verbindung mit digitalem Filtering (FPGA) (Wolfgang, Kevin, Udo, Marcel, Piotr) ++
- 1. Datenaufnahme via SFP (**UR, KL**) +++
- Erhalt und Einrichtung des Concentrator PCs +++
- Aufgabenverteilung und Personalbesetzung (Peter, Marcus) evtl. auch Rückmeldung, wenn Unterstützung gebraucht wird+++
- Erstellung der Projektspezifikation bzw. des Leistungsumfangs (Peter, evtl. SIS Experten) +++ **Ab Mitte August 08**
- Timingsystem und Ansteuerung (Kevin) ++
- Trockenübungen zu DAQ (SFP, Protokolle, Client-Server, Memory lesen etc.) (KL, UR) +