User Tools

Site Tools


projects:maps21:s:dcont2:dcont2

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revision Previous revision
Last revision Both sides next revision
projects:maps21:s:dcont2:dcont2 [2024/04/07 21:33]
carsten [Page 1 Umfeld Plt.]
projects:maps21:s:dcont2:dcont2 [2024/04/07 21:33]
carsten [Page 1 Umfeld Plt.]
Line 23: Line 23:
 |  @#EEEEEE: <color #EEEEEE>#####################################</color>**100 externe Signale an oder ab CPLD** {{ :projects:maps21:s:dcont2:signale_displaycontrl.xlsx |EXCEL-Signalliste}} {{ :projects:maps21:s:dcont:74lvc32a.pdf |74LVC3A}}<color #EEEEEE>#####################################</color>  ||||||| |  @#EEEEEE: <color #EEEEEE>#####################################</color>**100 externe Signale an oder ab CPLD** {{ :projects:maps21:s:dcont2:signale_displaycontrl.xlsx |EXCEL-Signalliste}} {{ :projects:maps21:s:dcont:74lvc32a.pdf |74LVC3A}}<color #EEEEEE>#####################################</color>  |||||||
 |  @#C0FFC0:__87 langsame IO-Signale__\\ 8x 4 = 32 Setzbits((3,3V von DAQ-IO!)) 50 Hz\\ 8x Lesebits((Vom Stromverbrauch generiert, 3,3V begrentzt durch Zehnerdiode))\\ 2x 2x 10 = 40 LED-Vorgabebits((3,3V ab CPLD))\\ 7x Spaltenaktivierungsbits((3,3V ab CPLD))  |  ∪  |  @#FFFF00:8 schnelle Klemmpulssignale((5V ab Klemmpulslogik!))  |  ∪  |  @#CCCCFF: __9 Signale zwischen den beiden CPLDs__\\ 5x Takt\\ 4x Periode\\ Können entfallen wenn nur ein Chip  | |  @#FFCC99: __5x CPLD Betriebssignale__\\ 4x JTAG\\ 10 MHz((5V!))  | |  @#C0FFC0:__87 langsame IO-Signale__\\ 8x 4 = 32 Setzbits((3,3V von DAQ-IO!)) 50 Hz\\ 8x Lesebits((Vom Stromverbrauch generiert, 3,3V begrentzt durch Zehnerdiode))\\ 2x 2x 10 = 40 LED-Vorgabebits((3,3V ab CPLD))\\ 7x Spaltenaktivierungsbits((3,3V ab CPLD))  |  ∪  |  @#FFFF00:8 schnelle Klemmpulssignale((5V ab Klemmpulslogik!))  |  ∪  |  @#CCCCFF: __9 Signale zwischen den beiden CPLDs__\\ 5x Takt\\ 4x Periode\\ Können entfallen wenn nur ein Chip  | |  @#FFCC99: __5x CPLD Betriebssignale__\\ 4x JTAG\\ 10 MHz((5V!))  |
-|  @#C0FFC0: > 1 ms  |    |  @#FFFF00: > 1 µs  |  1 ms  |  @#CCCCFF:   | |  @#FFCC99:   |+|  @#C0FFC0: > 1 ms  |    |  @#FFFF00: > 1 µs  |    |  @#CCCCFF: 1 ms  | |  @#FFCC99:   |
  
 | {{ :projects:maps21:s:dcont2:displaycontr-v2-page1.pdf |p1-pdf}}\\ {{:projects:maps21:s:dcont2:displaycontr-v2-page1.png?direct&1200|Schaltung}}  | {{:projects:maps21:s:fr-l:modulfront.png?direct&600|Modul mit Frontboard}}  | | {{ :projects:maps21:s:dcont2:displaycontr-v2-page1.pdf |p1-pdf}}\\ {{:projects:maps21:s:dcont2:displaycontr-v2-page1.png?direct&1200|Schaltung}}  | {{:projects:maps21:s:fr-l:modulfront.png?direct&600|Modul mit Frontboard}}  |
projects/maps21/s/dcont2/dcont2.txt · Last modified: 2024/04/14 21:35 by carsten