This shows you the differences between two versions of the page.
Both sides previous revision Previous revision Next revision | Previous revision | ||
instruments:svue:awanaco:awanaco [2022/04/08 11:22] carsten [Antworten bezüglich der ACO- Fragen zur SVÜ] |
instruments:svue:awanaco:awanaco [2022/04/09 14:17] (current) carsten [Antworten bezüglich der ACO- Fragen zur SVÜ] |
||
---|---|---|---|
Line 11: | Line 11: | ||
| :?: 5. | 4.2 | Optisch isolierter Interlockausgang? | | :?: 5. | 4.2 | Optisch isolierter Interlockausgang? | ||
| :?: 6. | 4.3 | Unklare Frage: 60x E + 12x A statt 12x E + 1x A? | Interne ACO Fragestellung | | :?: 6. | 4.3 | Unklare Frage: 60x E + 12x A statt 12x E + 1x A? | Interne ACO Fragestellung | ||
- | | 7. | 5. | Idee {{ : | + | | 7. | 5. | Idee {{ : |
- | | :?: 8. | 6.1 | Eine Schwelle oder zwei? | CM: Im alten System beziehen sich die Schwellen auf die Differenz der Eingänge. Die Auswertung mit zwei seperaten Zählern scheint langsamer, da anschließend eine 18 Bit Rechenoperation ausgeführt werden müsste und nicht nur ein Inkrement!) Außerdem kann im FPGA einer SVÜ vor dem Strahlpuls der Schwellwert als negativer Setzwert gegeben werden: Würden die Trafopulse dann diesen negativen Schwellwert positiv überschreiten fände ein Nulldurchgang statt: Das läßt sich im FPGA in Taktgeschwindigkeit | + | | :?: 8. | 6.1 | Eine Schwelle oder zwei? | CM: Im alten System beziehen sich die Schwellen auf die Differenz der Eingänge. Die Auswertung mit zwei seperaten Zählern scheint langsamer, da anschließend eine 18 Bit Rechenoperation ausgeführt werden müsste und nicht nur ein Inkrement!) Außerdem kann im FPGA einer SVÜ vor dem Strahlpuls der Schwellwert als negativer Setzwert gegeben werden: Würden die Trafopulse dann diesen negativen Schwellwert positiv überschreiten fände ein Nulldurchgang statt: Das läßt sich im FPGA in Taktgeschwindigkeit |
| :?: 9. | 6.2. | Sind negative Zählwerte notwendig? | CM: Wahrscheinlich! S. Bemerkung oben! | | | :?: 9. | 6.2. | Sind negative Zählwerte notwendig? | CM: Wahrscheinlich! S. Bemerkung oben! | | ||
| :?: 10. | 6. | Zählertiefe | | :?: 10. | 6. | Zählertiefe | ||
- | | :?: 11. | 7.1 | Aufbau des Zählers im FPGA? | CM: {{: | + | | :?: 11. | 7.1 | Aufbau des Zählers im FPGA? | {{: |
| :?: 12. | 7.2 | Pulssymetrie? | | :?: 12. | 7.2 | Pulssymetrie? | ||
| :?: 13. | 8.1 | Position für Signal tot Wächter((Watchdog Timer))?\\ Direkt hinter Eingang oder...\\ ... hinter einer Verschaltungsmatrix vor dem Counter? | | :?: 13. | 8.1 | Position für Signal tot Wächter((Watchdog Timer))?\\ Direkt hinter Eingang oder...\\ ... hinter einer Verschaltungsmatrix vor dem Counter? | ||
| :?: 14. | 8.2 | Watchdog aktiviert durch Aufstecken eines Inputkabels (Schalter LEMO)? | | :?: 14. | 8.2 | Watchdog aktiviert durch Aufstecken eines Inputkabels (Schalter LEMO)? | ||
| :?: 15. | 8.3 | Ein Interlocksignal fest an einen Inerlock eingang oder\\ flexibel an Ausgänge geführt? | | :?: 15. | 8.3 | Ein Interlocksignal fest an einen Inerlock eingang oder\\ flexibel an Ausgänge geführt? | ||
- | | :?: 16. | 9.\\ <color red> | + | | :?: 16. | 9.\\ <color red> |
- | | :?: 17. | 10.1 | Was sind Klemm- und Rahmenpuls? | Beide Timingsignale sind für die korrekte Funktion des Trafos selber elementar: Mit dem Zählen in der Auswerteelketronik hat dass nichts zu tun! Der Trafo liefert NUR DANN ein Signal, wenn das Timing richtig gesetzt ist! \\ {{: | + | | :?: 17. | 10.1 | Was sind Klemm- und Rahmenpuls? | Beide Timingsignale sind für die korrekte Funktion des Trafos selber elementar: Mit dem Zählen in der Auswerteelketronik hat dass nichts zu tun! Der Trafo liefert NUR DANN ein Signal, wenn das Timing richtig gesetzt ist! \\ {{: |
| :?: 18.| 10.2 | Logik um Klemm- u. Rahmenpuls zu kominieren? | CM: Man geht davon aus, das Timming ein unabhängiges Gewerk innerhalb von ACO ist (White Rabbit, Ablaufsteuerung, | | :?: 18.| 10.2 | Logik um Klemm- u. Rahmenpuls zu kominieren? | CM: Man geht davon aus, das Timming ein unabhängiges Gewerk innerhalb von ACO ist (White Rabbit, Ablaufsteuerung, | ||
- | | :?: 19. | 10.3. | Welche Verzögerung ist für den Rahmenpuls " | + | | :?: 19. | 10.3. | Welche Verzögerung ist für den Rahmenpuls " |
| :?: 20. | 10.4 | Gate to Interlock? | CM. unklar: Timing ist unabhängig SVÜ! | | | :?: 20. | 10.4 | Gate to Interlock? | CM. unklar: Timing ist unabhängig SVÜ! | | ||
| :?: 21. | 11.1 | Zeitstempel für beide Flanken? | | | | :?: 21. | 11.1 | Zeitstempel für beide Flanken? | | | ||
- | | :?: 22. | 11.2 | Zeitstempel für allles | + | | :?: 22. | 11.2 | Zeitstempel für alles und jedes Internes? | | |
- | | :?: 23. | 11.3 | Eine Zeitstempelkette oder eine einzige Erfassung innerhalb eines Makropulses für alle Kanäle? | | + | | :?: 23. | 11.3 | Eine Zeitstempelkette oder eine einzige Erfassung innerhalb eines Makropulses für alle Kanäle? | CM: Vermutlich reicht ein Zeitstempel für alle Kanäle, der eine Zuordnung des verwendeten 50 Hz-UNILAC-Taktes ermöglicht inklusive des verwendeten virtuellen Beschleunigers: |
- | | :?: 24. | 11.4 | Erwartet | + | | :?: 24. | 11.4 | Erwartete |
| :?: 25. | 12.1 | Falsche Bedienung? | Z.B. vorgehender Trafo an Eingang für nachfolgenden gesteckt liefert negative Zählwerte? | | :?: 25. | 12.1 | Falsche Bedienung? | Z.B. vorgehender Trafo an Eingang für nachfolgenden gesteckt liefert negative Zählwerte? | ||
| :?: 26. | 12.2 | Logische Prüfung auf Anwenderfehler? | | :?: 26. | 12.2 | Logische Prüfung auf Anwenderfehler? |