GSI - BEA Wiki

This page is read only. You can view the source, but not change it. Ask your administrator if you think this is wrong.
☚ [[instruments:svue:svue#extern|Zurück]] ★

====== Antworten bezüglich der ACO- Fragen zur SVÜ ======


^ Pos.\\ <color #EEEEEE>######</color>  ^ Folie   ^ Frage ^ Antwort  ^
|  :?:  1. |  3.1 | Single ended oder LEMO  | Old, Actives System: s. Word Doku MS: S.11, 4.3: Zweipolig LEMO, Abschluß im Einschub, Weitergabeausgang des zweiten Trafossignales.\\ Neues Signal: <color/pink>MW hat das ausgelegt, single ended wohl möglich aber dort anfragen wie es ist!</color>  |    
|  :?: 2. |  3.2 | Signal Doppeltausgabe zur neuen SVÜ möglich?  | Im Falle z.B. im Falle eines längerfristigen Ausfalls: Läßt sich ein defekter Trafo im Sinne der SVÜ temporär brücken damit der Betrieb weitergehen kann?\\ ACO: prinzipiell ja, aber nur innerhalbe eines Crates, ggf. Trafos zwischen zwei Crates doppelt Beiden zuführen!\\ Gegenfrage: Wieviel Trafokanäle wird ein Crate haben :?:  |
|  :?:  3. |  3.3 | Kann MWs Abgangssignal an SVÜ einfach mit einem LEMO-T-Stück gedoppelt werden? | <color/pink>MW fragen!</color> Kommentar CM: Hat MWs Ausgang 50 Ω Ausgang und einen 50 Ω Treiber um größere Leitungslängen zur neuen SVÜ zu brücken? Dann, wäre auch SVÜ-seitig ein 50 Ω Abschluss notwendig und zwei Abschlüsse würden ungewollt den Signalpegel halbieren: 50 Ω%% || %%50 Ω = 25 Ω! Ohne 50 Ω Teillung möglich...  |
|  :?:  4. |  4.1 | 2x 6 = 12 Eingänge TTL optisch isoliert zur Systemtrennung?  | Interne ACO-Frage: kann man machen --- muss man aber nicht, <color/pink>je nach MWs Abgangswiderstand.</color>  | 
|  :?: 5. |  4.2 | Optisch isolierter Interlockausgang?  | Interne ACO-Frage, da SVÜ (ACO) --- Chopper (ACO)!   |
|  :?:  6. |  4.3 | Unklare Frage: 60x E + 12x A statt 12x E + 1x A? | Interne ACO Fragestellung   |
|  7. |  5. |  Idee {{ :instruments:svue:awanaco:idee.png?direct&50 |Idee}}  | FPGA hat viel mehr interne Zählerkanäle als äußere Ausgänge: Mehr Vergleichsmöglichkeiten zwischen Inputs!\\ **Im aktiven System sind die einzigen Geräte, die verglichen werden und wo das einfach-sinnvoll möglich ist die Trafos untereinander!**\\ Es findet KEIN Vergleich mit Profilgittern oder Schlitzbacken((ES gibt kein Strommessung an diesen!?)) statt!\\ Die beiden Letzteren sollen nur vor zuviel Ladung geschützt werden und daher wird die Ladung eines Trafos davor mit festen Schwellen verglichen (zweistufig?).\\ <color red>**Aber: Grundbedingung einer Profilgittermessung bzw. einer Emmittanzmessung ist die willkürliche Anforderung durch einen Menschen, den Operator: Eine solche Anforderung ab der HKR-Konsole oder später per Software GUI im neuen FAIR Controlcenter bedingt die Reduktion der Strahlpulslänge auf 100µs vorab durch das das Kontrollsystem. Ist man dessen nicht sicher, weil die Ablaufsteuerung komplex ist, dann wäre die erste Schwelle schon der Ladungswert pro Ionensorte, den man mit 100 µs Strahl maximal erwarten könnte. Die zweite, kleinere Schwelle ist die, welche relevant wird, wenn die Grundvorrausetzung 100 µs gegeben ist, die Emittanz- oder Profilgittermessung tatsächlich statt findet und dann aber aufgrund Überschreitens einer weiteren Schwelle eine weitere Strahlpulsverkürzung notwendig wird!**</color>  |
|  :?:  8. |  6.1 | Eine Schwelle oder zwei?  | CM: Im alten System beziehen sich die Schwellen auf die Differenz der Eingänge. Die Auswertung mit zwei seperaten Zählern scheint langsamer, da anschließend eine 18 Bit Rechenoperation ausgeführt werden müsste und nicht nur ein Inkrement!) Außerdem kann im FPGA einer SVÜ vor dem Strahlpuls der Schwellwert als negativer Setzwert gegeben werden: Würden die Trafopulse dann diesen negativen Schwellwert positiv überschreiten fände ein Nulldurchgang statt: Das läßt sich im FPGA in Taktgeschwindigkeit sehr schnell erruieren und somit ein Alarm generieren!  |
|  :?: 9. |  6.2. | Sind negative Zählwerte notwendig? | CM: Wahrscheinlich! S. Bemerkung oben!  | 
|  :?: 10. |  6. | Zählertiefe  | CM: Auch für spätere BLMs?   | 
|  :?: 11. |  7.1 | Aufbau des Zählers im FPGA? | {{:instruments:svue:awanaco:hinweis.png?direct&40 |Hinweis}} CM: Ein FPGA hat eine Eingangsclock, die die maximale Taktfrequenz des FPGA ist, diese ist in der Regel größer als die gewählte Zählrate! Damit sind Filterung und Synchronisation verschiedener Eingänge möglich. |  
|  :?: 12. |  7.2 | Pulssymetrie? 50/50%-H/L?  |<color/pink> MW?</color>  |  
|  :?: 13. |  8.1 | Position für Signal tot Wächter((Watchdog Timer))?\\ Direkt hinter Eingang oder...\\ ... hinter einer Verschaltungsmatrix vor dem Counter?  | CM: Der Wächter überwacht das "Leben" des Trafos egal wie der ausgwertet wird. Isofern wird das nur einmal pro Trafo benötigt. Es wird kein Grund gesehen, das mehrfach zu überwachen?!  |  
|  :?: 14. |  8.2 | Watchdog aktiviert durch Aufstecken eines Inputkabels (Schalter LEMO)?  | CM: Kann man machen, aber muss nicht zusätzlich eine Abmeldung eines defekten Trafos im Operating GUI möglich sein? Wie könnte ein solcher Watchdog aussehen? Ein sperater Zähler geringerer Bit-Tiefe, von jedem Eingangspuls wieder auf Startwert 1000 gesetzt, wenn z.B. die Abtastrate 1MHz wäre: Dann würde der Zähler nach 1ms Null erreichen und Alarm auslösen: "Trafo tot". D.h. aber auch Watchdog wird erst mit zu erwartenden Strahl scharf geschaltet vom Timing!\\ Das in der Folie beschriebene System geht natürlich auch!   |  
|  :?: 15. |   8.3 | Ein Interlocksignal fest an einen Inerlock eingang oder\\ flexibel an Ausgänge geführt?  | CM: diese Fragestellung spielt sich innerhalb Controls ab: zwischen Alarmgenerierung und Reaktionswerkzeugung zum Strahlabschalten (Chopper). Keine BEA-Frage.  |
|  :?: 16. |  9.\\ <color red>unclear general</color> | Was wenn kein Gatepuls da ist?  | Dieser ganze Frageblock ist unklar: Wenn das von ACO gegebene Timing nicht stimmt, entweder althergebracht über die bisher genutzte 8x 2 Timing Signal oder später durch White Rabbit Timingso , kann der Trafo überhaupt keine vernüftigen Signal liefern: fehlt zum Beispiel die Freigabe durch Klemmpuls an der richtigen Stelle, so mißt der Trafo sowieso Null. Kommt der Rahmenpuls ander falschen Stelle, so mißt der Trafo auch Null. Also: das Fehlen eines Rahmenpulses aus dem Trafosignal selbst abzuleiten geht nicht, hier würde sich "die Katze in den Schwanz beißen!" |
|  :?: 17. |  10.1 | Was sind Klemm- und Rahmenpuls? | Beide Timingsignale sind für die korrekte Funktion des Trafos selber elementar: Mit dem Zählen in der Auswerteelketronik hat dass nichts zu tun! Der Trafo liefert NUR DANN ein Signal, wenn das Timing richtig gesetzt ist! \\ {{:projects:maps21:puls_auf_50_hz.png?direct&300 |Trafopuls in 50 ms}}\\ Klemm- und Rahmenpuls sind zwei zeitlich verwandte, aber nicht gleiche Signale: Der AC-Trafo erfaßt nur Änderungen eines durchfliegenden Teilchenstromes. Gleichstrom (DC) erfaßt er gar nicht. Deswegen muss der Trafo das richtige Timing haben. Idealerweise WÄRE das Trafosignal ein Rechteckpuls. Das ist aber aus vielen Gründen nicht so. Langsame Änderungen soll er auch gar nicht erfaßen, wie zum Beispiel den allgegewärtigen Netzbrumm schwerer Verbraucher. Deswegen eben eine interne AC-Kopplung. Wird viel länger gemeßen, als Strahl da ist (> 1,5ms) schwächt sich das zur Erfassung künstlich gestrecket Signal immer mehr ab und hat aber nichts mehr mit dem eigentlichen Strahlpuls zu tun. In der Idealvorstellung **schneidet der __Rahmenpuls__ einen waagrechten Bereich auf dem Flattop aus**. Dazu muß vorher erst der Kopfverstärker **zur Messung freigegeben werden durch den __Klemmpuls__**, damit er langfristig nicht driftet. Das passiert zum Beispiel um eine Zahl zu nennen 50 µs vor dem Strahl und 20µs nach dem Strahl (s. TechNote MS/HR 4.6). Der Freigabprozess bewirkt Spikes im Signal, die eben nicht mit gemessen werden sollen. Deshalb befindet sich der Rahmenpuls innerhalb des Rahmenpulses. Im alten System erhält BEA den Klemmpuls auch als positiven Puls und wandelt imi Digitalsierer zu einem Inversenpuls, mit der die Kopfelektronik funktioniert.\\ Die Klemmpulsweite ist aber nicht fix mit der Rahmenpulsweite verwandt: Sie hängt auch von der Art der betrachteten Strahlpackete ab.\\ Ausserdem möchte man bisweilen die Rahmenpulsweite zur Kontrolle bewußt weiter als die Klemmpulsweite setzten, um das Aktivieren der Klemmung durch Spikes im Signal sehen zu können!  |
| :?: 18.|  10.2 | Logik um Klemm- u. Rahmenpuls zu kominieren? | CM: Man geht davon aus, das Timming ein unabhängiges Gewerk innerhalb von ACO ist (White Rabbit, Ablaufsteuerung, etc.) und nicht innerhalb der SVÜ definiert! Daher: nein! |
| :?: 19. |  10.3. | Welche Verzögerung ist für den Rahmenpuls "Rahmenpuls" akzeptabel?\\ Welcher Clockbedingter Jitter?  | Wie oben keine Frage der SVÜ, sondern für das generelle Timing: Pulsauswertung muß auch bei Pulsverkürzung auf 10µs möglich sein. Daraus ergeben sich Timinganforderunegn!   |
| :?: 20. |  10.4 | Gate to Interlock? | CM. unklar: Timing ist unabhängig SVÜ!  |
| :?: 21.  |  11.1 | Zeitstempel für beide Flanken? |   |
| :?: 22.  |  11.2 | Zeitstempel für alles und jedes Internes? |   |
| :?: 23.  |  11.3 | Eine Zeitstempelkette oder eine einzige Erfassung innerhalb eines Makropulses für alle Kanäle? | CM: Vermutlich reicht ein Zeitstempel für alle Kanäle, der eine Zuordnung des verwendeten 50 Hz-UNILAC-Taktes ermöglicht inklusive des verwendeten virtuellen Beschleunigers: also 20ms. Eine genauere Zuordnung würde nur Sinn machen, wenn man einen genaueren Zeitstempel auch mit etwas Anderem vergleichen kann und will, im Sinne von: ja es wird ein Strahlverlust festgestellt und der komm von...weil da...!    |
| :?: 24.  |  11.4 | Erwartete Genauigkeit? |   |
| :?: 25.  |  12.1 | Falsche Bedienung? | Z.B. vorgehender Trafo an Eingang für nachfolgenden gesteckt liefert negative Zählwerte?  |
| :?: 26.  |  12.2 | Logische Prüfung auf Anwenderfehler? |  |
| :?: 27.  |  12.3 | Interne Transporfehler bei den Pulsen | Checksummen? |
|  |  |  |  |
GSI - BEA Wiki

User Tools

Site Tools

Page Tools
