GSI - BEA Wiki

This page is read only. You can view the source, but not change it. Ask your administrator if you think this is wrong.
☚ [[projects:maps21:s:mdr2-l:mdr2-l#layout| zurück]] ★

====== Bestückung MDR-IO-V2 Rechts/Oben ======

( Hier zur anderen, Linken Variante [[projects:maps21:s:mdr-l:lu2:lu2#oberseite_der_platine|Links...]] ☛)\\ 
Dies ist die zweite Bestückungsvariante des gleichen Layouts: Sie sitzt auf der linken, unteren Variante auf über Jx mit 17 mm langen Pins der geraden VG-Leiste!

^  ^  ^
|  @#AAFFAA: Schattierungen in Grün: | Elemente die prinzipiell auf der Oberseite zu bestücken sind. Je dunkler --- desto früher bestücken. Soll händisches Löten einfacher machen!  |
|  @#FFAAAA: Schattierungen in Rot: | Elemente, die prinzipiell auf der Oberseite bestückt werden!  |
|  @#FFFFCC: yellow: | Einige Durchsteckelemente (Jumper), deren richtige Bestückung mit der Variante wechselt: Links / Rechts!  | 
|  <color red>**Red "X":**</color> | Elemente auf dieser Variante des selben Boards nicht zu bestücken!   |

Die Bestückung unserer Kleinserien geschieht in Handarbeit: daher ist die richtige Reihenfolge bei der Bestückung wichtig. Die angedachte Reihenfolge beginnt zentral mit den SMD-Elementen:

===== Oberseite der Platine =====

{{:projects:maps21:s:mdr-l:ro2:mdr-io-v2-top-best-ref-rechts.png?direct&1201|png}}

**Bestückungsreihenfolge:**\\ 
  - <color /#69C90A>Zwei Widerstände Spannungsteiler Klemmpuls TTL@50Ω -> LVTL zur Abgabe DAQ und CPLD der Anzeige auf vder Oberseite der Rechten Karte!</color>
  - <color /#FFF200>Jumper J16, J17, J18, J19: J18 ist hier die VG-Federleiste mit **langen Pins (17 mm)**! J16 ist hier eine doppelstöckige Pfostenwanne mit längeren Pins zur Übergabe nach unten!</color>

===== Unterseite der Platine =====

Hier sind die Pegelwandler für IO nicht zu bestücken, da diese nur auf der Rechten, oberen Karte gesetzt sind! Damit werden auch die vielen Nullohmwiderstände zur Übergabe and die undere MDR-Buchse hier nicht bestückt! Bestückt werden aber die <color /#F9AAAE>"Schweinchenrosa" unterlegten Widerstände:</color> sie dienen der Pegeluntersetzung auf LVDL-Pegel. Die <color /#F57A81>dunklere rosafarbene Elemnte</color> sind nur Reserve und werden nicht bestückt (Kanäle 5-8). Die <color /#FFAEC9>Baugruppe um J44</color> ist der -5V-Regler und wird bestückt!

**Aufsicht Kartenunterseite:** Im Vergleich zu oben um vertikale Achse gedreht, also links / rechts vertauscht!\\  
{{:projects:maps21:s:mdr-l:ro2:mdr-io-v2-bot-best-ref-rechts.png?direct&1200|png}}

**Bestückungsreihenfolge:**\\ 
  - Pegelwandler IO U5-8
  - Buffer für Klemmpuls bzw. Rahmenpuls zur Übergabe an DAQ!
  - Nullohm Widerstände zur Übergabe an DAQ
  - Spannungsteiler für Klemmpuls von TTL@50 Ω an LVTL (Kanäle K5-8 nur in Reserve((gibt nur je eine 4x Netzwerkbuchse zur DAQ))

===== Steckerbestückung =====

  - MDR-Stecker oben
  - Netzwerkstecker
  - gerader VG, binnen, 4,5mm Pins!
  - gewinkelter VG
GSI - BEA Wiki

User Tools

Site Tools

Page Tools
