Wiki
Wiki
This is an old revision of the document!
☚ Schaltungen ★
hinten >>>>>>>>> vorne | |||||||||
---|---|---|---|---|---|---|---|---|---|
1. | 2. | 3. | 4. | 5. | 6. | 7. | |||
Schaltungen: | | | | | Front | Selektor | Q+D | Signaltransfer über alles |
|
SubDback-V2 | BackExtend-V2 | MDR-IO-V2 | DisplayContr-V2 | X | X | X | |||
Layouts: | | | | | Front | Selected | Q+D | ||
SubDback-V2 | BackExtend-V2 | MDR-IO-V2 | DisplayContr-V2 | X | X | MDR-IO-V2 |
### Bestellt und in Herstellung (Leiterkarte) ### Ersetzt!
Die Version “V1” hatte einige Fehler, die eine Verbesserung nötig machten, ein paar in der Schaltung und einige im umgesetzten Layout. Auch Externes bedingte Korrekturen: Das kleinste 9 VAC-Steckernetzteil hat diese Spannung als mittlere Wirkleistung RMS. Die Amplitude Ă erreicht unbelastet +/- 18V!
Neue Darstellung Schaltplan.pdf
Alte Darstellung des Schaltplans.pdf
Die 0805 Vorwiderstäde dort müssen noch genauer angepasst werden.
Der Nulldurgang triggert in jedem 50 Hz-Takt den #1ms-Takt ( Details ☛)# neu und bleibt so immer phasensychron zum UNILAC. Die Kopplung an den Sinus erfolgt durch Optokoppler SFH6186-2 (Halbbrückengleichrichter), die in sekundärer Schalterfunktion sehr tolerant gegen Spannungsvariation sind und durch ihre Diodenschwelle und den notwendigen Strom bzw. Leistungsbedarf viel Rauschen entfernen sollten. Ein folgender Komperator erzeugt steile Schaltflanken und wird durch Mitkopplung vom Ausgang zum Smithtrigger. Gegebenenfalls reicht schon die Kopplerstufe und der Komparator müßte so nicht bestückt werden.
Reiner Sinus vom Generator:
Û = 9 V~1) ⇒ IF = ( 9 V - 1,05 V) / 9100 Ω = 0,874 mA ⇒ ICE = 0,75 * IF = 0,655 mA ⇒ UR39 = 4700 Ω * ICE = 3,08 V (gemessen: 2,04V)
Û = 10 V~ ⇒ IF = ( 10 V - 1,05 V) / 9100 Ω = 0,98 mA ⇒ ICE = 0,75 * IF = 0,737 mA ⇒ UR39 = 4700 Ω * ICE = 3,47 V (gemessen: 2,60V)
Reiner Sinus vom Generator mit Hub für RMS:
Û = 9 V~ * 1,41 = 10,67 V~ ⇒ IF = (10,67 V - 1,05 V) / 9100 Ω = 1,06 mA ⇒ ICE = 0,75 * IF = 0,793 mA ⇒ UR39 = 4700 Ω * ICE = 3,72 V
Oben sieht man den Nulldurchgang der negativen Sinushalbwelle, die den Timer triggert: die Kollektor-Emitterspannnung beginnt 480 µs nach dem Nulldurchgang der primären Wechselspannung. Dort haben sowohl die sekundär als auch die primär Seite des Kopplers 136 mV Spannung. Diese Spannung ist auch die, die unterschritten, während der positiven Halbwelle den Trigger auslößt. Durch eine fehlende Verbinndung im Layout wird auch nur die negative Halbwelle übertragen. Das ist sogar gut, da der zweite Dip bei Rückkehr in den positiven Bereich vermieden wird. Erst danach kann der Trigger wieder scharf werden.
Die Sinusspannung ändert sich vergleichsweise langsam. Deswegen kann ein dem Koppler der positiven Halbwelle nachgesetzter Komparator einen steilen low > High-Übergang erzeugen. Der Komparator verhindert mit seiner Hysterese, einmal ausgelößt, beim Nulldurchgang eine Mehrfachauslösung durch überlagertes Rauschen. Die Schaltschwelle des Komperators ist die durch R7/R8 bestimmte halbe Betriebsspannung von 2,5 V. Wird der Optokoppler leitend mit der positiven Halbwelle übersteigt zu einem bestimmten Zeitpunkt die Spannung am positiven Komparatoreingang den Negativen. Der positive Ausgang wird dann High mit 5V. Über die Mittkopplung teilt sich diese Ausgangsspannung über R3/R39 mit 9,1 kΩ/4,7 kΩ zu 1,7 V (noch unter Schaltschwelle 2,5 V ? Sollte ja eigentlich halten…)
Der Timerbaustein ICM7556 beinhaltet zwei gleiche Teile und kann jeweils im astabilen Mode und im monostabilen Mode eingesetzt werden. Hier generiert die erste Stufe monostabil das 20ms Intervall und die zweite Stufe darin die 1 ms-Takte. Die zeitliche Festlegung geschieht durch RC-Kombinationen, bei denenen ein Kondensator zwischen 1/3 UBetr. und 2/3 UBetr. umgeladen wird. Der Ausgangszustand wird intern durch ein Flipflop digitalisiert und gehalten. Jeder Timer hat drei Eingänge, die sein Verhalten steuern. Diese sind nicht gleichrangig und in folgender Reihenfolge absteigend priorisiert, also:
Weiter benötigt der Ausgang nach dem High auch 2µs, um auf Low zu gehen.
Fehler bei Umsetzung im Layout hier in Klammern.
Pos. | Kurz | Beschreibung | Fehlerbehandlung |
---|---|---|---|
1 | Pin13 nicht an Pin12 | Fehlende Anbindung Entladeausgang an GND | einfach: benachbarte SMD Pins verlöten |
2 | (“X”-Verbindung des Schaltplan im Layout: nicht geroutet) | Drähtchen.. | |
3 | -15V nur zum Modul layoutet - nicht zu SubDback | fehlende Leiterbahn zu J2-32b | Drähtchen.. |
Gemessen über vier 100 Ω Widerständen aus der Version 1 der Karte.