Platine "PA-Terminal V1.1": Trägerplatine mit Durchgangssignalen,
Platine "Conterdisplay V2.1": Achtstellige Displayplatine mit serieller Ansteuerung.
Das PA-Frontend besteht aus einer Trägerplatine und einem Displaymodul:
| Platinenname | Beschreibung | Fehler |
|---|---|---|
| PA-Terminal V1.0 | Prototyp-Platine | * U4A.7 & U4B.11-Ausgänge open collector und nicht biased * Microcontrollerausg. “Strobe” U3.3 open collector nicht biased und nicht zum Display geroutet * Signal “Clock-LED” an Tochterplatine an anderem Pin * Pulsweitenmodulation aller 64 Displayelemente ohne Vorwiderstand belastet 5V-Regler zu stark: MP-reset möglich. |
| PA-Terminal V1.1 | 0-Serie (10 Stk.) VDD = 5V aufgesplittet für Display in VDD & VLed | |
| PA-Terminal V2.0 | Kopplung Signale “Moved” & “iniPowersave” über Optokoppler: nicht w. verfolgt | |
| künftige Verbesserungen: | Tausch der LED “EPO” nach oben und “EPI” nach unten, um auch geometrisch am Antrieb der Endlage zu entsprechen. Nutzung von Sub-D mit integriertem UNC 4-40 Gewinde (Bolzenkontormutter und Sprengring stöhrt Festschrauben auf des PA-Terminals auf der Grundplatte.) |
|
| Counter-Display V1.0 | Prototyp-Platine | Treiberserienwiderstand zu gering: Fehlende Vorwiderstände an LED führen zu überhöhten LED-Strömen |
| Counter-Display V2.0 | Zwischentyp: nicht realisiert | |
| Counter-Display V2.1 | kompatible mit Prototyp PA-Term V1.0 0-Serie (10 Stk.) | |
Teileliste mit Bezugsquelle RS-Components:
Teileliste incl. Displayparts